芝能智芯出品
在人工智能(AI)和高性能计算(HPC)领域不断增长的需求驱动下，多芯片设计已成为突破性能瓶颈的关键策略。
近期，新思科技(Synopsys)和Cadence设计系统两大EDA（电子设计自动化）巨头，分别宣布与英特尔代工厂展开深度合作，推出创新的多芯片参考流程和IP解决方案，旨在加速基于英特尔嵌入式多芯片互连桥(EMIB)先进封装技术的异构集成，推动芯片设计迈向更高层次的创新与效率。
Part 1新思科技的多芯片设计解决方案
新思科技推出了一个可量产的多芯片参考流程，该流程由Synopsys.ai™ EDA套件与专为英特尔代工厂EMIB技术设计的IP组成。这一方案的核心是Synopsys的3DIC Compiler，它是一个统一的平台，覆盖了从设计探索到签核的全过程，特别适用于英特尔EMIB技术下的多芯片协同设计。
通过与Synopsys的3DSO.ai集成，该流程利用AI技术优化信号、功率和热完整性，显著提升了生产效率和系统性能。嵌入式多芯片互连桥（EMIB）技术的多芯片参考流程，利用 3DIC Compiler 提供统一的设计和分析解决方案，显著加速异构集成芯片的开发。
● 扩展至 EMIB 技术：Synopsys 的 AI 驱动多芯片参考流程现支持 Intel Foundry 的 EMIB 技术，提升异构集成效果。
● 3DIC Compiler：统一的探索到签核平台，支持多芯片协同设计。
● 高效 IP 支持：为多芯片设计提供高效芯片间连接和高内存带宽，适应复杂设计需求。
Part 2Cadence的系统级代工支持
与此同时，Cadence宣布了与英特尔代工厂合作的多项重要进展，包括一个完整的EMIB 2.5D先进封装流程，以及针对英特尔18A技术优化的数字和定制/模拟设计流程。
Cadence的解决方案涵盖了从系统级规划到物理签核的全流程，利用AI驱动的工具如Cadence Cerebrus、Genus合成解决方案、Innovus实施系统等，确保客户能满足严格的PPA（功率、性能、面积）目标。
这些成果展示了双方合作在支持复杂AI赋能半导体和电子系统开发方面的深远影响，同时也标志着在3D-IC支持、EDA流程和IP方面合作的深化。
● 早期架构探索和快速系统验证：支持设计团队进行多芯片系统的早期探索和验证，降低开发风险。
● 高效封装设计：提供快速的芯片封装协同设计能力，支持复杂的多芯片封装需求。
● 改进的芯片间连接：确保高效的芯片间连接，提高系统性能和可靠性。
自动化的布线和信号完整性分析减少了工作量，提高了结果质量，通过优化的设计和分析流程，缩短了开发时间，加快产品上市速度。从硅片到系统的全面支持，帮助客户应对多芯片系统的复杂挑战。
两家公司的解决方案均强调了从系统层面出发的协同设计和优化的重要性，特别是在面对散热、信号完整性和互连挑战时，这需要跨越芯片、封装、电路板直至系统的全局视野。
英特尔代工厂生态系统技术办公室的Suk Lee表示，与新思科技和Cadence的合作，正是基于这样的系统级探索和优化需求，以期实现作为AI时代系统代工厂的愿景。
小结
新思科技和Cadence与英特尔代工厂的携手，不仅加速了多芯片设计的创新周期，还为半导体行业树立了新的标杆，推动着芯片设计向更高效、更智能的方向发展，为AI和HPC应用的未来发展奠定了坚实的技术基础。