semianalysis，4.2
在Pat Gelsinger接任Intel的CEO之前，由于专注于金融工程，该公司经历了十多年的缓慢下滑。这种衰退是由当时的CEO Paul Otellini发起的，他因为对利润率的担忧而短视地决定放弃iPhone合同。主要的担忧是，苹果的定制需求将会产生高昂的成本，并且这些成本将会分摊到最终被Intel严重低估的低销量预测上。这导致Intel错过了过去十年最大的增长领域：移动设备。
移动领域的失利导致大部分尖端产品的增长份额流向了竞争对手，这反过来又推动了研发和高容量制造（HVM）的学习，为前Intel生态系统带来了动力。尽管Intel走向无关紧要的道路上还有许多其他的失误，但这只是结束的开始。快进到今天，Intel的财务状况相当严峻，2022年和2023年许多季度都出现了负的自由现金流和巨大的净亏损。此外，Intel在其大部分主要产品领域继续失去市场份额。在数据中心领域，这个曾经的现金印刷机，情况尤其糟糕，因为至少到明年，份额的损失将会持续。如果什么都不改变，那就意味着游戏的结束。
系统代工时代
值得庆幸的是，Intel的自满时代已经结束，他们现在已经认识到了自身的许多问题。Intel现在正试图建立一个世界级的系统代工厂。这与传统晶圆代工厂的业务不同，后者只专注于制造最佳工艺技术。相反，Intel希望在堆栈的每一层都制造出最好的技术，并将其提供给任何人。在AI时代，系统级工程的重要性远胜以往，正如谷歌的TPU和Nvidia的GB200机架所展示的那样。需要明确的是，外界对Intel是否能够实现这些雄心勃勃的计划仍持保留态度。Nvidia、AMD、Broadcom、TSMC以及超级计算公司都在各自的核心竞争力上击败了Intel，要打败或与这些公司合作并非易事。
系统代工厂方法非常重要，因为英特尔希望能够提供从尖端工艺节点到混合键合、EMIB（嵌入式多芯片互连桥）、大尺寸封装、先进冷却解决方案、HBM（高带宽存储器）基础裸片/缓冲、领先的连接性IP（包括裸片到裸片适配器和SerDes（串行器/解串器））等一切。英特尔甚至想向第三方供应商提供作为小芯片的网络接口控制器（NIC）！他们的IP武器库将向那些希望使用系统代工厂的人开放，其定价将比现有的仅商人解决方案更具吸引力。
今天我们将讨论英特尔公司的重组、新的尖端工艺路线图、知识产权和电子设计自动化、代工厂成本壁垒、台积电的现金流引擎、英特尔在这方面的不足、尽管有各种补贴但财务状况依然严峻、晶圆厂的成本、他们在数据中心CPU领域的竞争力、包括“大客户”在内的代工客户胜利，以及其他各类客户/芯片/封装的胜利。
大分裂
英特尔通过在制造组织（英特尔代工厂）和产品团队（英特尔产品）之间设置防火墙，彻底重组了公司。为了增加问责制，每个部门将开始报告自己的损益表。我们在这里讨论了英特尔代工厂的各种制造效率低下，但重要的是要注意，代工厂组织必须真正制造出好的工艺设计套件(pdk)，而设计组织必须通过不依赖内部制造拐杖来更好地认识他们的设计。
英特尔的目标是到2030年成为第二大代工厂。虽然这个目标没有夺取第一名那么宏伟，但鉴于他们的起步位置，这可能是一个现实的目标——目前排名第二的三星代工厂在尝试争先推出3纳米全栅晶体管后一直在挣扎。如果英特尔能够实现他们的目标，2020年代将被证明是一个非凡的十年，英特尔将成为商业史上最伟大的复兴之一。此外，这个第二名的位置仅是外部代工厂业务，甚至还没有考虑庞大的内部业务。
考虑到2020年英特尔与台积电的位置：英特尔的“最先进”10纳米工艺终于开始以低量进入市场，比台积电的7纳米节点晚几年且密度更低。同时，台积电已经每月向苹果和华为运送数万片5纳米晶圆。英特尔曾经持续保持的3年工艺节点领先优势到了2020年已经消失，落后台积电2年。
现在，他们似乎正在重回正轨。由Ann Kelleher博士领导的英特尔技术开发团队（TD）正在努力追赶。他们在许多节点转换上快速迭代，试图将许多新技术推向市场，从PowerVia、背面电源传输，到新的半大马士革金属化方案，再到新工具如Sculpta和高数值孔径EUV（即使它不划算）。他们即将推出一系列节点变体，带来特性增强、性能提升，甚至包括3D TSV（硅通孔）能力。
英特尔声称，其Intel 3在每瓦性能上实现了与行业同等水平，但在其他方面仍然落后。他们认为，借助18A工艺，他们在每瓦性能上领先，并在其他方面达到同等水平。在大约2027年的14A工艺中，他们相信在密度和晶圆成本方面也将具有优势。他们甚至认为这将让他们赢得移动设备设计市场，而不仅仅是高性能领域。基于N2和N2P的建模，我们会对这些声明提出一些质疑。
量是王道
这些研发成果本身就非常了不起，但我们尚未看到最后一步：高量产的任何实际证据。需要明确的是，他们至今还没有一个基于Intel 4或3工艺节点的大批量产品。英特尔声称他们的Intel 4工艺节点自2022年12月6日起就已经“准备就绪”。现在已经是2024年第二季度，唯一发布的产品是Meteor Lake，其中计算部分面积约为70mm²。Intel 4组件比大多数智能手机芯片小。其他大部分组件来自台积电或使用较旧的节点。
此外，由于高成本结构，Meteor Lake的产量一直很少。我们估计其制造成本是Raptor Lake（Intel 7单片式）的两倍以上。我们估计Meteor Lake的出货量不到1000万设备。这意味着即使假设良率很差，市场上Meteor Lake产品全年的总晶圆运行量也不足2万片。作为参考，比较一下苹果公司如今每月5nm和3nm的商业运输能力超过45,000片晶圆。这与英特尔的言论相比并不那么令人鼓舞。
英特尔在其代工日活动中展示的图表如下，也表明他们并没有计划大幅提高Intel 4的生产量。到2026年，只有Intel 18A才会有显著的晶圆产量。
尽管如此，仍有大量清晰的证据显示英特尔正在迅速进步。虽然给主要客户展示的Sierra Forest和Granite Rapids样品看起来不错，但它们仍无法与AMD的Turin竞争。英特尔的目标是到2025年底实际上跳过Intel 4和3，在18A上实现量产，并推出真正具有竞争力的新产品。英特尔的Clearwater Forest测试芯片已经使用18A逻辑芯片封装在Intel 3基础裸片上，采用了EMIB和Foveros Direct（铜对铜混合键合——更多详情请参阅我们的先进封装系列）。
IP On Ramp（知识产权上线）
这是首次证明一个至关重要的，即便是显而易见的，前进中的动态：每个尖端制造厂都必须有一个头号客户来推动它前进。这个客户填补了尖端制造厂的需求。他们为进一步的工艺开发提供理由。他们的芯片在新工艺上验证了标准单元和知识产权（IP）块，并且为其他客户群降低了风险。这里的关键信息是，对IP设计上的构建模块进行验证对于代工厂赢得外部客户是必要的。
这可能是英特尔代工努力中最令人兴奋的部分。他们已经得到了领先的EDA和IP公司的大力投资，包括Arm、Synopsys、Cadence、西门子（Mentor Graphics）和Ansys。这些供应商提供了一系列IP，从Arm CPU核心、互连结构、裸片间连接器、高速112G和224G SerDes、PCIe 6和7，到各种内存IP。
需要明确的是，台积电在这方面仍然拥有巨大的优势，但英特尔正专注于缩小这一差距。一个简单的例子是，台积电在其3纳米工艺上至少有7家公司推出了224G SerDes（博通、Marvell、英伟达、联发科、Alphawave、Synopsys和Cadence），而我们只知道英特尔的18A有一个。
如果这些IP被交付并且运行良好，那么公司实际上可以带着他们的独有技术来找英特尔，并将其与标准芯片、IP以及现有和可定制的英特尔芯片/数据中心/软件平台一起打包，从而推出更加完整的系统。至少这是他们的宣传。
公开地，英特尔的产品业务部门可以自由选择他们认为合适的制造厂。虽然短期内这已被证明是真实的——他们目前正在使用台积电的N5和N3——但从长远来看，如果代工业务失去了这部分业务，那将是致命的。我们已经看到了发生的情况：AMD离开GlobalFoundries后，后者在先进节点开发上几乎停滞不前。为了赢得持续的产品业务，英特尔代工必须继续推动其工艺技术的发展——至少要达到与台积电同等水平或更好，如果产品部门确实可以自由选择任何代工厂的话。我们认为，即使只是达到同等水平，产品部门使用代工也有些许偏袒。
代工成本壁垒
英特尔需要代工的主要原因是产量。随着技术的进步，晶体管的成本持续下降。英特尔承认，在2010年代下半叶，他们的成本降低幅度很小，但随着向7、4/3以及20/18A的快速进步，他们将重新带来经济规模效应。
这张图表的误导之处在于其体量。一些人声称晶体管成本在28纳米时停止了规模扩展，但这是错误的。设计成本随着FinFET节点的出现而大幅增加。随着极紫外光(EUV)、环绕栅晶体管、背面电源传输以及高数值孔径EUV的出现，固定成本再次显著增加。
Intel表示，他们的新工厂每周需要250亿到300亿美元的资本支出才能生产1万片晶圆。台积电曾表示，即使在“成本超支”之后，他们在亚利桑那州的3纳米工厂每周生产1万片晶圆大约需要420亿美元的资本支出。我们不确定Intel与台积电在这些数字上的差额是什么，因为台积电的数字包括场地准备、外壳和工具。不管怎样，如果按Intel的数字来看，这是一个巨大的障碍，因为Intel总是需要在最前沿技术上每月至少有15万片以上的晶圆产能才能在数量上与台积电保持竞争力。
他们今天没有这个，但他们需要它，否则业务将无法维持并死亡。如今，他们无法仅凭自己的现金流来建造这些工厂。让我们谈谈台积电如何可持续地做到这一点，以及Intel需要做些什么来复制他们的成功。
台积电的现金流引擎
台积电非常盈利且占据主导地位，尤其是在领先的逻辑技术上。在纯粹的代工领域，三星一直是远远落后的第二名竞争者（注意，即使是Intel也在逻辑代工方面将三星视为一个真正的玩家），而Intel仍在努力达到这个水平。尽管如此，实际上台积电的成熟节点在会计利润和现金基础上更为盈利。
对于半导体制造来说，最大的单一成本是设备。晶圆制造设备是工厂资本支出的主要部分，其余的是清洁室的资本支出。在代工厂的利润表中，这些资本成本作为折旧费用被计入。从台积电的财务报告来看，折旧费用历史上约占收入的25-30%，通常超过台积电的COGS（大部分但不是全部的折旧会通过COGS）。
根据台积电的会计政策，设备的折旧期为5年的使用寿命。然而，这并不反映经济现实。工具的使用寿命很长，自1990年以来交付的所有半导体生产设备中，超过90%的设备至今仍在使用。超过5年使用期的设备几乎不会有与之相关的折旧成本（除了在某些情况下的升级和服务）。
对于台积电的节点，大多数产能都超过了5年的使用期，巨额的折旧成本项目不适用，使得它们在毛利率方面非常盈利。此外，这些节点几乎不需要现金投资，从而为昂贵的前沿产能扩张提供资金。前沿产能的利润率较低，直到多年后的产能爬坡才会有正的现金流。
Intel的短板
作为一个IDM，Intel以CPU为主的产品组合意味着他们的制造重点是领先的边缘工艺。Intel没有维护这些“永久”节点（尽管曾经看起来Intel 14nm似乎会成为一个永久节点，但并非出于选择），因为他们唯一的客户（Intel自己）几乎没有需求。因此，Intel没有这样一个不断增长的成熟晶圆产能池，能够看似无限期地产生现金流。
相反，节点只会保留几代，然后被弃用以让位于更新的工艺。虽然许多设备被重复使用并过渡到新技术，但他们也需要重新投资于新的工具进行这种过渡。现在，作为一家代工厂，随着内部需求随着时间的推移而减少，Intel可以通过为外部客户提供产能来维持其节点的晶圆需求。这现在支持了他们的永久节点策略。
资本要求 - 来自何处
每月制造15万片以上最先进产能的晶圆需要大量投资——一个关键原因是在大多数客户为您支付晶圆费用之前，必须先建好配备有工具的工厂（尽管也有一些慷慨的客户会提前支付小部分预付款）。在Intel，这一切都发生在核心业务盈利能力最弱的时候，因为Intel正被竞争压垮。2023年，Intel公司的运营利润基本上与支出持平，相比过去几年享受两位数的运营利润率。
即便是在Intel采取了会计手段，如将设备的折旧期从5年延长到8年之后。再加上每年大约200亿美元的额外资本支出，用于加速所有新节点和工厂的建设，过去两年的自由现金流一直是负的。为了填补融资缺口，Intel不得不依赖各种资本来源来资助一切：传统的债务融资、政府支持，甚至更多创意性的金融工程方案，如Brookfield工厂交易，以找到支付一切的方法。
除了强大的政府支持外，还有很多杠杆可以拉动，从简单的措施如利用额外的空间来增加债务，到更复杂的与金融合作伙伴的共同投资交易，如Brookfield亚利桑那州交易。Intel不仅可以考虑未来工厂的共同投资——也许在俄亥俄州——还可以考虑在其晶圆厂和其他设施的组合中出售和回租资产。在最坏的情况下，Intel可以依靠美国政府进一步的帮助，因为Intel的产能对于半导体本土化的目标是至关重要的。
虽然Intel有大约1200亿美元的资本可供动用，但要实现我们每月15万片以上的可持续目标，他们可能需要的不止这些。我们不确定他们能从哪里获得这些现金。我们认为过程技术是存在的。我们不确定谁愿意承担这些成本的其余部分，因为进一步的融资可能是一颗毒丸。
Pat Gelsinger, Intel CEO：
”我们净账面价值的最大部分显然是我们的PP和E[工厂物业和设备]，而且大部分都出现在代工厂方面。所以我会说，在几年内，这就像是Intel代工厂净账面价值的1000亿美元数字。我认为你接下来的问题是，你怎么在估值方面看待这个问题？即使是最糟糕的代工厂也能获得2倍的净账面价值，当然最好的可以获得5倍以上的净账面价值。所以我们认为这是业务中很多价值解锁将来自净账面价值产生良好回报的地方。“
Pat正在尝试拉动的一个有趣杠杆是，糟糕的代工厂应该按2倍账面价值估值。这可能意味着Intel可以利用资本市场来弥补资本缺口。
本报告的下半部分将深入探讨Intel的产品组和细分市场。我们还将讨论我们认为的代工厂业务晶圆和封装胜出者以及他们的芯片。我们还将深入探讨AMD的竞争力。