发布于: Android转发:0回复:10喜欢:3
这样缩量的市场,侈谈逻辑是没有意义的,安心做耐心资本[大笑][大笑]

全部讨论

06-12 11:32

哥 机器人能行吗 啊啊啊

06-12 11:17

看困了

车路协同+机器人=变形金刚

06-12 13:15

我来卫星了

哪位吊大的兄弟提示下,猫神说的卫星是哪个

06-12 11:43

龙头还是我的大斯菱。

06-12 11:40

三角还在吗,横不住了的感觉

06-12 11:35

今天买被套了呀

06-12 11:23

新技术来了GAA:柏诚 亚翔 新莱
随着 AI 半导体晶体管数量增加,通过引入 MPU、增大芯片面积,算力大幅提升,接下来我们对于 AI 半导体的新结构、新工艺和新材料等产业趋势进行前瞻性分析。
(一) 新结构:晶体管微缩、存储器件堆叠,电容使用 MIMCAP 结构。AI 半导体器件的新结构将加速由 FinFET 向 GAA 转 变。GAAFET 的器件结构中,沟道外延层、源极/漏极外延层出现多层结构,此外高性能/高带宽的 DRAM 使用 High-k 材料和金属材料,而这些材料和工艺都需要更多的 ALD 和 PVD 外延工艺。另外,随着生成式 AI 的发展,大容量数 据高速运转,DRAM 芯片使用 HBM 结构来降低互联的延迟。随着 AI 半导体的发展,未来将更多采用 3D 堆叠和低温 /复杂器件结构。AI 半导体增加了 MIMCAP 结构(Hf 基 ALD 介质层),其中 MIM 为单元电容器。
(二) 新工艺:FEOL 采用 HKMG 工艺,部分 BEOL 采用背面供电工艺。逻辑器件制造可分为前道(FEOL)、中道(MOL) 和后道(BEOL)工艺。SiON/Poly 栅极集成解决方案存在一定局限性,随着 SiON 厚度不断减小,导致了更多功率 损耗,使得 HKMG 集成解决方案应运而生。HKMG 可以降低晶体管栅氧化层厚度,通过提高晶体管速度和 Vdd 微缩 来降低功耗。背面供电工艺将电源线移动到芯片“背面”的方法,使得芯片“正面”专注于互连,英特尔背面供电方 案 IR 降低了 30%,每个核心的性能提高 6%。