$澜起科技(SH688008)$澜起科技(SH688008)$

AI 丧钟为谁而鸣？？？！！！

由于我无法直接提供图形或图像，我将尝试以文字形式描述HBM（High Bandwidth Memory）的应用架构，并尽量结合参考文章中的相关数字和信息。

HBM应用架构描述：

基本结构：

HBM由多个DRAM芯片堆叠而成，通过硅通孔（TSV）和微型凸点（uBump）连接在一起，形成一个存储堆栈（stack）。

这些存储堆栈再与逻辑芯片（如GPU或CPU）通过硅中介层（Interposer）封装在一起。

堆叠方式：

在堆叠上，现在一般只有2/4/8三种数量的堆叠，立体上最多堆叠4层。

以AMD最新发布MI300X GPU芯片布局为例，中间的die是GPU，左右两侧的4个小die就是DDR颗粒的堆叠HBM。

连接与通信：

DRAM通过堆叠的方式叠在一起，Die之间用TSV方式连接。

DRAM下面是DRAM逻辑控制单元，对DRAM进行控制。

GPU和DRAM通过uBump和Interposer（起互联功能的硅片）连通。

Interposer再通过Bump和Substrate（封装基板）连通到BALL。

最后，BGA BALL连接到PCB上。

性能优势：

HBM堆栈通过中介层紧凑而快速地连接，几乎和芯片集成的RAM一样，可实现更多的IO数量。

HBM重新调整了内存的功耗效率，使每瓦带宽比GDDR5高出3倍还多，也就是功耗降低3倍多。

容量与带宽：

例如，第一代HBM（HBM1）可以将四层8Gb（吉比特）的DRAM芯片堆叠在一起，形成一个32Gb（吉比特）的存储堆栈，每个堆栈有1024位的接口。

相比之下，传统的DDR4内存只有64位的接口，每个芯片最大容量为16Gb（吉比特），最多只能支持两个芯片。

应用场景：

HBM技术适用于高性能计算、人工智能、数据中心等领域，这些领域对内存带宽和容量有极高的要求。

通过以上的描述，我们可以清晰地理解HBM的应用架构以及其在性能、容量和带宽方面的优势。这种架构的设计使得HBM能够提供比传统DDR内存更高的带宽和更低的延迟，从而满足高性能应用的需求。