也说说个人的一些认知，硅片从6寸发展到12寸，其实就是一块硅片上能够容纳的芯片数量暴增约3倍，因此制造同等数量芯片需要光刻机使用的时间就大幅度减少，从而降低成本。只是光刻机能够容纳的硅片直径估计是有极限的，所以不可能无限地扩大硅片直径以追求成本降低。如果硅片上出现规律出现的污染点，很可能就是制造工艺，特别是母片上有缺陷，或者反射聚焦的过程中出了问题，这些都是小事，只是藏在繁杂的事物当中不好找出来罢了。关于台积电的先进制程工艺发展，其实他们很鬼，总是走稳定路线，也就是减半代，以此获得更加稳定的制造产出。至于3D封装，就拿苹果平板最新的M2芯片说吧，它是用一片硅片将两小芯片接到一起，然后再接到一块铜箔基板中间，六片记忆芯片则在芯片组的两侧对称排列，最后再整体封装。这样的好处就是芯片的记忆部分和运算部分距离最近。机器运算时需要先将数据存入记忆体，然后送到运算线路中运算，结果返回记忆体，然后进行下次运算。所以数据必须在记忆体和运算线路之间往返，运算速度越快，运算规模越大，越复杂，则数据在两者间往返的次数就越大，期间消耗的时间和电力也就越多，甚至比运算线路消耗都要多很多。3D封装的好处就凸显了，它压根不走总线，数据往返的消耗少，自然就更加省时间和电力啦。其实最好的办法是直接将运算线路和记忆体做在同一张芯片上，据说已经有这类技术，可以在一片芯片上同时应用两种相差不太远的制造工艺，比如运算线路是7纳米的，但记忆体却是28纳米的。只是目前工艺还是不太稳定，所以没有实现量产。至于漏电问题，这是台积电发展3D电源的原因。现在的线路太小了，元器件之间的间隔可能只有12纳米，运算线路与电源线之间虽然是隔开的，但架不住感生电流啊，所以就会漏电，增加无用功。台积电的办法是将电源线路做到芯片的背面去，通过硅片的穿孔中的导线向运算线路供电。有硅片的隔绝，漏电就不太明显啦。其实这也是比较复杂而且笨的办法，只是他们短期内很难从三星那得到相应的技术，能做的只能是这样罢了。最后补充一个，3D封装其实分成三级，台积电现在只是做中间一级，技术也不太先进，难度比较低。咱完全可以直接上最好的，也就不需要担心赶不上，或者也可以跟三星合作，直接跳过封装，将运算线路和记忆体做到一块芯片上，自然就没有那么多麻烦，当然了，要做低价竞争的，可以做最低一级的3D封装，压根就不再技术门槛上蘑菇就好。

$富瀚微(SZ300613)$ 86%的业务在境内，不受制于人。净利润逆芯片行业大幅增长193%，还是20CM，值得重点关注！