先进封装之TGV、TSV技术先进封装之TGV、TSV技术随着芯片制程工艺的发展，“摩尔定律”迭代进度放缓、芯片成本攀升问题逐步显露。“后摩尔时代”应...

先进封装之TGV、TSV技术

随着芯片制程工艺的发展，“摩尔定律”迭代进度放缓、芯片成本攀升问题逐步显露。

“后摩尔时代”应以系统应用为出发点，不执着于晶体管的制程缩小，而更应该将各种技术进行异质整合的先进封装技术作为“超越摩尔”的重要路径。

先进封装正成为助力系统性能持续提升的重要保障，并满足“轻、薄、短、小”和系统集成化的需求。

传统封装

封装是指将生产加工后的晶圆进行切割、焊线塑封，使电路与外部器件实现连接，并为半导体产品提供机械保护，使其免受物理、化学等环境因素损失的工艺。

封装的四大目的为保护芯片、支撑芯片及外形、将芯片的电极和外界的电路连通、增强导热性能作用，实现规格标准化。

便于将芯片的 I/O 端口连接到部件级（系统级）的印制电路板（PCB）、玻璃基板等材料上，以实现电路连接，确保电路正常工作。

封装连接结构可分为内部封装以及外部封装，晶圆级封装跳脱于传统内部及外部封装之分。

封装内部是指封装内部芯片与载体(引线框架或载板)之间的连接方式。

最常见方式包括引线键合(WB, Wire bonding)、载带自动焊(TAB)、倒装封装(FC, Flip Chip)，载体是芯片裸晶和印刷电路板(PCB)传递电信号的管道，目前市场上应用最多的是引线键合(WB) 及倒装封装(FC)。

外部封装为引线框架(或载板)与印刷电路板(PCB)之间的连接方式，是我们肉眼可见的封装外型，也是最常被提及的封装形式，例如 QFP、QFN、BGA、LGA 等。

部分晶圆级封装因为无需引线框架或导线载板，直接与PCB板连接，因此跳脱于传统内部及外部封装之分。
封装效果以封装效率、引脚数衡量、散热程度为三大衡量指标。

封装效果的主要评价标准以封装效率、引脚数、散热性能为主。在满足封装基本要求的前提下，封装效果评价主要基于以下三点：
封装效率。

芯片面积/封装面积，尽量接近 1:1 为宜，缩小体积为目前封装发展方向，晶圆级封装能够做到接近 1:1 的比例；

引脚数。每单位(mm2 )引脚数越多（I/O 越多），封装程度越高级，但是工艺难度也相应增加，引脚数多的封装通常用在高端的数字芯片封装中；

散热程度。引脚数越多，所产生的热能越多；封装体积越小，散热效能越低，因此如何在封装效率、引脚数、散热程度取得平衡，成为封装评价关键的一点。

先进封装

摩尔定律迭代速度放缓，从系统应用出发，整体性能提升依靠先进封装技术。业界认为，系统异质整合是提升系统性能，降低成本的关键技术之一，需要依赖先进封装技术。

以AMD的chiplets架构举例，可以设计成多晶粒架构，将处理器的多个处理核心制造在多个晶粒里，再封装整合成单一CPU，取代原本将所有核心在单一芯片统一制造的方式，可大大降低成本。

再如苹果于2022年发布的M1 Ultra芯片是由两颗M1 Max芯片通过台积电InFO-LSI技术封装在一起，实现了芯片性能的翻倍。

先进封装技术能解决异质高密度的集成，运用封装技术继续提升整体性能

先进封装技术是多种封装技术平台的总称，先进封装主要是指倒装焊(Flip Chip)、晶圆级封装 (WLP) 、2.5D封装（Interposer）、3D封装(TSV)等。SiP、WLP、2.5D/3D为三大发展重点。

先进封装核心技术包括Bumping凸点、TSV通孔、RDL重布线和硅中介层、WLP晶圆级封装等，依托这些技术的组合各厂商发展出了满足多样化需求的封装解决方案。

SiP（系统级封装）、晶圆级封装、2.5D/3D封装为三大发展重点。晶圆制造厂与封测厂均有布局先进封装领域。

封测厂(OSAT) 在异质异构集成具有优势，在SiP等方面已占据主要市场，而涉及前道工序延续的部分晶圆级封装和2.5D/3D封装领域，晶圆制造厂具有行业前沿技术。

先进封装的特点：不采用传统的封装工艺，例如：无Bonding Wire封装集成度高，封装体积小；内部互联短，系统性能得到提升4单位体积内集成更多功能单元，有效提升系统功能密度。

先进封装工艺：倒装焊(Flip Chip)、晶圆级封装(WLP) 、2.5D封装（Interposer）、3D封装 (TSV)、Chiplet等。

扇入型和扇出型封装：WLP 可分为扇入型晶圆级封装（Fan-In WLP）和扇出型晶圆级封装（Fan-Out WLP）两大类：

扇入型：直接在晶圆上进行封装，封装完成后进行切割，布线均在芯片尺寸内完成，封装大小和芯片尺寸相同；

扇出型：基于晶圆重构技术，将切割后的各芯片重新布置到人工载板上，芯片间距离视需求而定，之后再进行晶圆级封装，最后再切割，布线可在芯片内和芯片外，得到的封装面积一般大于芯片面积，但可提供的I/O 数量增加。

2.5D封装与3D封装。

2.5D封装：裸片并排放置在具有硅通孔（TSV）的中介层顶部。其底座，即中介层，可提供芯片之间的互联；

3D 封装：又称为叠层芯片封装技术，3D 封装可采用凸块或硅通孔技术（Through Silicon Via， TSV），TSV 是利用垂直硅通孔完成芯片间互连的方法。

由于连接距离更短、强度更高，能实现更小更薄而性能更好、密度更高、尺寸和重量明显减小的封装，而且还能用于异种芯片之间的互连。

SiP：（System in Packag，系统级封装）。SIP是将多种功能芯片，包括处理器、存储器、FPGA等功能芯片集成在一个封装内，从而实现一个基本完整的功能。

与系统级芯片（System on Chip，SoC）相对应，不同的是系统级封装是采用不同芯片进行并排或叠加的封装方式，而SoC 则是高度集成的芯片产品。

Chiplet ：Chiplet 技术是一种通过总线和先进封装技术实现异质集成的封装形式；作用: 降低单片晶圆集成工艺良率风险，达到成本可控，有设计弹性，可实现芯片定制化;

Chiplet将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今高效能运算处理器的需求;

弹性的设计方式不仅提升灵活性，且可实现包括模块组装、芯片网络、异构系统与元件集成四个方面的功能。

Chiplet的异构集成与异质集成:

异构集成:将多个不同工艺节点单独制造的芯片封装到一个封装内部，可以对采用不同工艺、不同功能不同制造商制造的组件进行封装。

例如将不同厂商的7nm、10nm、28nm、45nm的小芯片通过异构集成技术封装在一起；

异质集成:将不同材料的半导体器件集成到一个封装内，可产生尺寸小、经济性好、灵活性高、系统性能更佳的产品。

如将Si、GaN、SiC、InP生产加工的芯片通过异质集成技术封装到一起，形成不同材料的半导体在同一款封装内协同工作的场景。
先进封装以内部封装工艺的先进性为评判标准，并以内部连接有无基板可分两大类。

先进封装的划分点在于工艺以及封装技术的先进性，一般而言，内部封装为引线框架(WB) 的封装不被归类为先进封装。

内部采用倒装(FC)、晶圆级(WL)等先进技术的封装则可以称为先进封装，先进封装以内部连接有无载体(基板)可一分为二进行划分：

有载体(基板型)：内部封装需要依靠基板、引线框架或中介层(Interposer)，主要内部互连为倒装封装(FC)，可以分为单芯片或者多芯片封装，多芯片封装会在中介层(或基板)之上有多个芯片并排或者堆叠，形成2.5D/3D结构。

基板之下的外部封装包括 BGA/LGA、CSP 等，封装由内外部封装结合而成，目前业界最具代表性且最广为使用的组合包括FCBGA(倒装 BGA)、Embedded SiP、2.5D/3D Integration。

无载体(晶圆级)：不需要基板、引线框架或中介层(Interposer)，因此无内外部封装之分，以晶圆级封装为代表，运用重布线层(RDL)与凸块(Bumping)等作为 I/O 绕线手段，再使用倒放的方式与 PCB 板直接连接，封装厚度比有载体变得更薄。

晶圆级封装分为扇入型(Fan-in)跟扇出型(Fan-out)，而扇出型又可以延伸出3D FO封装，晶圆级封装为目前封装技术中最先进的技术类别。

先进封装以缩小尺寸、系统性集成、提高I/O数量、提高散热性能为发展主轴，可以包括单芯片和多芯片，倒装封装以及晶圆级封装被广为使用。

再搭配互连技术(TSV, Bump等)的技术能力提升，推动封装的进步，内外部封装可以搭配组合成不同的高性能封装产品。

晶圆级封装多用在小型移动设备，基板型多用在引脚多且无体积限制的产品，多芯片又可以被归类为 SiP 封装。

先进封装可以由单芯片、多芯片、晶圆级、基板级组合而成，晶圆级和基板级的不同源自于制程上的差异，晶圆级封装用到芯片制造的工艺。

需要淀积、光刻、去胶、刻蚀等流程，相较于基板级封装，晶圆级封装能够有更小的封装体积，因此多用在小型移动设备，而基板级多用在高引脚且无体积限制的产品。

一般而言，多芯片封装都在封装内部自成一个子系统，因此多芯片又可以被归类为SiP (System in Package, 系统级封装)，SiP 封装关注在封装内的系统实现。

不管先进性与否，只要是能自成系统的都可以称为SiP，而先进封装领域的SiP包括2.5D/3D FO、Embedded、 2.5D/3D Integration以及技术比较先进的异质异构封装(比如苹果手表S系列芯片)等。

2.5D／3D Integration

2.5D／3D Integration立体结构I／O数量多，多用在高端集成性产品。2.5D／3DIntegration 为SiP封装与PoP（Package on Package）概念结合。

2.5D及3D结构的内部封装用到倒装芯片技术以及TSV技术等进行互连，TSV为解决基板布线密度不足的技术。

使用垂直互连通孔和高密度金属布线的TSV转接板（Silicon Interposer），通过转接板上的TSV结构、微凸点（Bump）等，实现高密度的互连，I／O数可以达上千个以上。

2.5D封装主要的概念是将处理器、存储器或是其他的芯片，并列排在硅中介板上，先经由微凸块连结，让硅中介板之内金属线可连接不同芯片的电信号；

接着透过硅穿孔来连结下方的金属凸块，再经由载板连结外部金属球，实现芯片、芯片与基板之间更紧密的互连。

3D IC封装是在芯片制作 CMOS 结构，直接使用硅穿孔来连结上下不同芯片的电子信号，不使用中介层，将存储器或其他芯片垂直堆叠在其他芯片上面。

2.5／3D Integration 大量运用在高性能、高集成的产品上，包括GPU、GPU、服务器、FPGA、HPC、存储器（HBM）AI等多种高端应用领域。

2.5D/3D 封装属于高密度先进封装（HDAP）与系统级封装（SiP）结合的子集，大量运用在集成度高的高端产品。

2.5D封装及3D封装为SiP概念的子集，专注于多芯片的堆叠和并列技术，从应用方面来看，多应用在集成度较高的产品。

包括传感器产品 (MEMS/CIS/Sensor)、高性能计算产品(CPU/GPU/HPC)、网通设备等，从制造端看， 2.5D/3D 封装可以由有中介层(interposer)的一般封装、以及无中介层的扇出型晶圆级实现。

2.5D/3D 封装专注于立体封装技术，因此芯片的互连成为其关键问题，各大厂商均是在解决立体结构的两个对象如何完成物理连接，才能够制造出体积小、集成度高、速度快、功耗小的封装产品。

使用中介层、中介层嵌入在基板内、使用微凸块（μbump）的直接垂直堆叠、扇出型晶圆级封装为 2.5D/3D 封装四大主要连接方式。
在 2.5D/3D 封装中，分为晶圆级和基板型，基板型又可划分成三种方法。

第一种方法为使用中介层，常见的有 TSV 中介层，将硅中介层置于所有互连的裸晶die下面，再通过基板封装铺设走线，这种方法为三种方法中最方便的；

第二种方法为将中介层嵌入在基板中，仅用于一个特定的die连接到另一个die，这种方法使用局部硅互连和重布层整合，执行效率比第一种中介层方法更为迅速，而且中介层嵌入后体积能缩小；

第三个是die对die使用微凸块和TSV直接垂直堆叠，不需要中介层当媒介，也就3D堆叠技术，为三者中技术要求最高的一种，同时传输数度也最快。

晶圆级则是用扇出型封装实现，不需要基板(Substrate)做连接，而是用 RDL(重布层)直接做互连媒介。

硅通孔技术（TSV）

TSV 互连具有缩短路径和更薄的封装尺寸等优点，被认为是三维集成的核心技术。
TSV 结构如下所示，在硅板上面有加工完成的通孔；在通孔内由内到外依次为电镀铜柱、绝缘层和阻挡层。

绝缘层的作用是将硅板和填充的导电材料之间进行隔离绝缘，材料通常选用二氧化硅。

由于铜原子在 TSV 制造工艺流程中可能会穿透二氧化硅绝缘层，导致封装器件产品性能的下降甚至失效，一般用化学稳定性较高的金属材料在电镀铜和绝缘层之间加工阻挡层。最后是用于信号导通的电镀铜。

在三维集成中 TSV 技术可分为三种类型：在 CMOS 工艺过程之前在硅片上完成通孔制作和导电材料填充的是先通孔技术；

中通孔，在CMOS制程之后和后端制程（BEOL）之前制作通孔。最后一种后通孔技术是在 CMOS 工艺完成后但未进行减薄处理时制作通孔。最终技术方案的选择要根据不同的生产需求。

TSV制作工艺包括以下几步：通孔制作；绝缘层、阻挡层和种子层的沉积；铜填充；通过化学机械抛光去除多余的金属；晶圆减薄；晶圆键合等。

每一步工艺都有相当的技术难度，在通孔制作步骤，保持孔的形状和控制角度非常重要，通过Bosch工艺来实现深孔刻蚀；

在沉积绝缘层、阻挡层和种子层时，需要考虑各层的均匀性和粘附性；

铜填充时必须避免空洞等缺陷，这样填充的铜可以在叠层器件较高的温度下保持正常的电性能；一旦完成了铜填充，则需要对晶圆进行减薄；最后是进行晶圆键合。

TSV制作流程会涉及到深刻蚀、PVD、CVD、铜填充、微凸点及RDL电镀、清洗、减薄、键合等二十余种设备。

其中通孔制作、绝缘层/阻挡层/种子层的沉积、铜填充、晶圆减薄、晶圆键合等工序涉及的设备最为关键，在某种程度上直接决定了TSV的性能指标。

通常情况下，制造硅通孔（经常穿透多层金属和绝缘材料）采用深反应离子刻蚀技术（DRIE），常用的深硅刻蚀技术又称为“Bosch（博氏）”工艺，有最初发明该项技术的公司命名。

硅通孔形成后，通过等离子体增强化学气相沉积法（PECVD）在硅孔内表面沉积一层绝缘材料SiO2，工艺温度低，在100～400 ℃进行沉积，是TSV孔绝缘的主流技术之一。

绝缘层做好后，通过物理气相沉积法（PVD）沉积金属扩散阻挡层和种子层，为后续的铜填充做好准备。如果填充材料为多晶硅或者钨，则不需要种子层。

后续的电镀铜填充要求TSV侧壁和底部具有连续的阻挡层和种子层。种子层的连续性和均匀性被认为是TSV铜填充最重要的影响因素。

根据硅通孔的形状、深宽比及沉积方法不同，种子层的特点也各有不同，种子层沉积的厚度、均匀性和粘合强度是很重要的指标。

很多成本模型显示，TSV填充工艺是整个工艺流程中最昂贵的步骤之一。TSV的主要成品率损耗之一是未填满的空洞。

电镀铜工艺作为最合适的硅通孔填充技术受到业内的普遍关注，其关键技术在于TSV高深宽比（通常大于10:1）通孔的全填充电镀技术。

TSV要求晶圆减薄至50μm甚至更薄，要使硅孔底部的铜暴露出来，为下一步的互连做准备。

目前晶圆减薄可以通过机械研磨、化学机械抛光、湿法及干法化学处理等不同的加工工序来实现，通过它们之间有机的结合，并优化这几道工序的比例关系，保证晶圆既能减薄到要求的厚度，又要有足够的强度。

晶圆键合最初是为MEMS制造工艺而开发，主要作为晶圆级覆盖技术。现在晶圆键合不仅用于覆盖MEMS晶圆，而且也用于堆叠具有不同功能的晶圆，通过TSV实现晶圆的3D堆叠。
玻璃穿孔技术（TGV）

硅基转接板2.5 D集成技术作为先进的系统集成技术，近年来得到迅猛的发展。

但硅基转接板存在两个的主要问题：成本高，硅通孔（TSV）制作采用硅刻蚀工艺，随后硅通孔需要氧化绝缘层、薄晶圆的拿持等技术；

电学性能差，硅材料属于半导体材料，传输线在传输信号时，信号与衬底材料有较强的电磁耦合效应，衬底中产生涡流现象，造成信号完整度较差（插损、串扰等）。

作为另一种可能的替代硅基转接板材料，玻璃通孔（TGV）转接板正在成为半导体企业和科研院所的研究热点。

和TSV相对应的是，作为一种可能替代硅基转接板的材料，玻璃通孔（TGV）三维互连技术因众多优势正在成为当前的研究热点，与硅基板相比，TGV的优势主要体现在：

优良的高频电学特性。玻璃材料是一种绝缘体材料，介电常数只有硅材料的1/3左右，损耗因子比硅材料低2-3个数量级，使得衬底损耗和寄生效应大大减小，保证了传输信号的完整性；

大尺寸超薄玻璃衬底易于获取。Corning、Asahi以及SCHOTT等玻璃厂商可以提供超大尺寸（>2m × 2m）和超薄（<50µm）的面板玻璃以及超薄柔性玻璃材料。

低成本。受益于大尺寸超薄面板玻璃易于获取，以及不需要沉积绝缘层，玻璃转接板的制作成本大约只有硅基转接板的1/8；

工艺流程简单。不需要在衬底表面及TGV内壁沉积绝缘层，且超薄转接板中不需要减薄；
机械稳定性强。即便当转接板厚度小于100µm时，翘曲依然较小；

应用领域广泛。除了在高频领域有良好应用前景，作为一种透明材料，还可应用于光电系统集成领域，气密性和耐腐蚀性优势使得玻璃衬底在MEMS封装领域有巨大的潜力。

近年来，国内外许多研究者致力于研发低成本、小尺寸、细间距、无损快速玻璃成孔技术的开发，如喷砂法、光敏玻璃、等离子体刻蚀、聚焦放电、激光烧蚀等。

但是由于玻璃材料的易碎性和化学惰性，当前已有的方法都还存在许多问题，距离实际应用和大规模的量产，还有很长的路要走。截止目前，玻璃通孔三维互连技术发展的主要困难包括：

现有的方法虽然可以实现TGV，但有些方法会损伤玻璃，造成表面不光滑；有些方法的加工效率低，没法大规模量产；

TGV的高质量填充技术，与TSV不同，TGV孔径相对比较大且多为通孔，电镀时间和成本将增加；

与硅材料相比，由于玻璃表面平滑，与常用金属（如Cu）的黏附性较差，容易造成玻璃衬底与金属层之间的分层现象，导致金属层卷曲，甚至脱落等现象。

制约玻璃通孔技术发展的主要困难之一就是玻璃通孔成孔技术，需要满足高速、高精度、窄节距、侧壁光滑、垂直度好以及低成本等一系列要求。

玻璃通孔成孔技术可以分为喷砂法、光敏玻璃法、聚焦发电法、等离子体刻蚀法、激光烧蚀法、电化学放电加工法、激光诱导刻蚀法。

TGV技术的应用

近年来，TSV在射频封装的弊端越来越明显：硅衬底介质损耗大，尤其是在传输高频信号时造成信号串扰；另外，由于硅的半导体导电性，通常会在TSV中构造绝缘层，增加了加工难度和成本。

玻璃与IC硅的区别在于：IC级硅只能生长成小圆柱体（最大300mm），然后切割、研磨和抛光，而玻璃则可以以超薄厚度，直接从熔融状态中提取，并获得超大尺寸晶圆，且具有极低的表面粗糙度；

玻璃具有的低损耗电学特性，能带来优良的高频性能；玻璃优异光学性能、力学性能和热学性能也为显示屏、传感器、光电器件等应用提供更优的选择。

在无源集成射频领域以及多芯堆叠领域，玻璃集成凭借良好的电学性能以及技术成本，正在成为超越PCB和硅集成的下一代三维集成封装技术

玻璃基板的三维集成无源元件

玻璃基板具有优异的高频电学性能，因此被广泛的应用于集成无源器件（IPD）之中。2010年，乔治亚理工的封装中心率先完成了基于TGV的滤波器设计与制造，并与相同的硅基电感对比，展现了更好的电学特性。

2017年，日月光集团在玻璃基板上实现了面板级的IPD制作工艺。该方案板材翘曲可控制在1mm以内，并且无明显结构剥落分层现象。
嵌入式玻璃扇出与集成天线封装

玻璃通孔还可以在玻璃上制作空腔，进而为芯片的封装提供一种嵌入式玻璃扇出（eGFO）的新方案。

2017年乔治亚理工率先实现了用于高I/O密度和高频多芯片集成的玻璃面板扇出封装。该技术在70um厚、大小为300mm*300mm的玻璃面板上完成了26个芯片的扇出封装，并有效的控制芯片的偏移和翘曲。

2020年云天半导体采用嵌入式玻璃扇出技术开了77GHz汽车雷达芯片的封装，并在此基础上提出了一种高性能的天线封装（AiP）方案。

工艺流程：在厚度为180um的玻璃晶片中，先采用激光诱导玻璃变性和化学腐蚀工艺形成玻璃空腔，然后将175um高的芯片放入玻璃空腔总。

通过复合材料将芯片和玻璃之间的缝隙填压而不产生空隙，同时保护芯片的背面。对晶圆的顶面进行剥离，形成铜RDL，最后进行后续线路制作、球栅阵列（BGA）制作以及晶圆切片。

基于玻璃通孔的MEMS封装

2013年，LEE等利用玻璃穿孔技术实现射频MEMS器件的晶圆级封装，采用电镀方案实现通孔的完全填充，通过该方案制作的射频MEMS器件在20GHz时具有0.197dB的低插入损耗和20.032dB的高返回损耗。

2018年，LAAKSO等创造性地使用磁辅助组装的方式来填充玻璃通孔，并用于MEMS器件的封装中。

基于TGV的集成天线

首先采用激光诱导刻蚀制备波导缝隙阵列天线玻璃衬底，通过激光在玻璃上诱导产生连续性的变性区，后将变性后的玻璃在稀释氢氟酸总进行刻蚀。

由于激光作用处的玻璃氢氟酸中刻蚀速率较快，所以玻璃会成块脱落从而形成目标通孔结构，最终刻蚀后的玻璃穿孔精度为±5μm，远远高于传统机加工的精度。

其次，采用物理气相沉积对每层波导缝隙阵列天线玻璃衬底溅射铜层，经过氧等离子体清洗以彻底清除焊盘表面的有机物等颗粒，并使晶圆表面产生一定的粗糙度，为种子层的良好附着创造条件。

清洗后的晶圆在烤箱150℃下烘烤60min彻底去除水汽。然后在磁控溅射设备中，晶圆表面溅射一层厚度约为5μm的铜层。最后，采用技术焊料键合技术将5片晶圆键合。

用刮刀以及丝网将10μm厚度的锡焊料印刷到晶圆表面，然后在键合机的真空腔室中以240℃的温度加热，以40N的压力压合5min使焊料融化或相互扩散以达到键合的目的。

多层玻璃基板

2018年IWAI等使用导电胶填充玻璃通孔，从而实现多层玻璃基板堆叠，在回流过程中，通过该方案制作的多层玻璃基板的翘曲比传统有机基板要小，通过该技术可以实现高密度布线，同时具有较高的可靠性。

2019年，IWAI等在多层玻璃基板的技术基础上，完成了一个多芯片封装的结构

先进封装之TGV、TSV技术

作者：慕容衣