国内集成电路设计能力比较薄弱，尤其在集成电路后端设计领域。随着芯片设计规模和复杂度的增加，大部分国内设计企业的后端设计能力已无法满足工作量、效率，成本，正确性和设计优化等重要因素的需求，最终导致芯片项目在进度和设计质量上打打折扣，甚至公司无法承担！
本次报告将介绍一种针对芯片设计领域完整的、高度自动化的设计技术,该技术适合于所有从事芯片设计的团队，它将RTL-to-GDSII 产品验证流程与有效提升设计效率的特性相结合，在进行芯片开发时很大程度地降低了设计过程中的设计风险。
活动时间：2024年4月11日（周四）18:30 - 20:30
活动地点：上海市浦东新区张东路1387号21幢203室（IC咖啡）
活动议程：
18:00-18:45 入场签到
18:45-19:00 破冰之旅
19:00-20:00 主题演讲：芯片后端物理设计自动化技术
20:00-20:30 自由交流/结束
嘉宾介绍：
徐 靖
上海众师半导体有限公司 创始人
2009年获得国防科技大学硕士学位。
2009-2018年，先后在中科院自动化所专用集成电路设计中心、台湾威盛（VIA）北京研发中心、超威半导体（AMD）上海研发中心从事芯片后端设计，资深芯片后端设计工程师。
申请发明专利18项，软件著作权2个，出版学术专著4本。
集成电路专业网站网页链接站长。
自主研发2款EDA软件：
集成电路后端设计专家系统（IC BackEnd Design Expert System，简称BDES）
集成电路时序优化锦囊 （Timing Design Kit）
扫 码 报 名
组织单位
支持机构
前往路线：
