#半导体# #电子# #封测# $长电科技(SH600584)$ $通富微电(SZ002156)$ $甬矽电子(SH688362)$
【注】本文为封装系列文章第一篇，主要分析行业情况，后续对主要公司进行分析。
————————————
一、封测行业概览
封测行业未来行业整体呈个位数增长，中国增速高于海外，先进封装增速更高
根据Yole数据，全球封测市场规模稳步增长，2022年为815亿美元，2026年有望提升到961亿美元左右，对应行业整体CAGR达4.2%。中国作为全球最大的芯片消费国，对于封测的需求也日益增加，据中国半导体行业协会及集微咨询数据，2021/2022年市场规模分别为2763/2901亿元，2013-2022年CAGR为11.4%；据前瞻产业研究院预测，2026年有望提升至4419亿元，中国封测市场2022-2026年CAGR约11.1%。
在封测市场中，先进封装又为主要成长动能，市场规模每年都在快速增长，根据Yole的数据，2016-2021年全球先进封装市场规模CAGR达7.9%，2021年市场规模为321亿美元，预计在2026年达到522亿美元的规模，先进封装对应2022-2026年CAGR高达9.2%，高于传统封装市场增速。此外Yole预计到2026年，先进封装市场将会追赶上传统封装的规模，占整体规模比例的50%。
图1：封测行业规模，资料来源：Yole
图2：先进封测和传统封测占比，资料来源：Yole
图3：中国封测行业规模，资料来源：Yole
图4：2022年封测IDM和OSAT市场结构（亿美元），资料来源：Yole
图5：封测产业链全球分布，资料来源：Yole
图6：第三方封测厂排名，资料来源：芯思想
图7：主要封测厂介绍
二、传统封装和先进封装
封装是把晶圆厂生产出来的集成电路裸片（Die）放到一块起承载作用的基板上，用引线将Die上的集成电路与管脚互连，再把管脚引出来，然后固定包装成为一个整体，可以起到保护芯片的作用。
封装朝小型化、多引脚、高集成目标持续演进。封装历史发展大概分为五阶段，目前市场主流封装形式仍以第三阶段为主流，BGA和CSP等主要封装形式进入大规模生产阶段。先进封装位于整个封装技术发展的第四阶段及第五阶段，I/O 数量多、芯片相对小、高度集成化为先进封装特色。
图8：封装发展历程和趋势
传统封装，通常是指先将圆片切割成单个芯片，再进行封装的工艺形式。主要包含SIP、DIP、SOP、SOT、TO、QFP、QFN、DFN、BGA等形式。封装形式主要是利用引线框架作为载体，采用引线键合互连的形式。
先进封装，是指近年来革新后的封装形式，自20世纪90年代中期之后，集成电路封装体的外观（形状、引脚样式）并未发生重大变化，但其内部结构发生了三次重大技术革新，分别为：倒装封装（Flip Chip）、系统级封装（SiP）和晶圆级封装（WLCSP）
图9：传统封装技术举例和解释
图10：先进封装中的倒装、系统级封装、晶圆级封装，资料来源：CSDN
先进封装主要有四个要素，分别为Bumping、RDL、Wafer、TSV。
1）Bump：起到界面之间电器连接和应力缓冲的作用，主要应用于倒装（FlipChip）工艺中。凸点间距的减小和凸点密度的提升可以带动带宽和功耗双提升，目前凸点间距已经发展到了最小5微米。
2）RDL：用于XY平面的电气延伸和互联，对IO端口进行重新布局，对连线路径重新规划，落到希望的区域，也可以获得更高的触点密度。
3）Wafer：在晶圆上制作硅基板实现2.5D集成，或者用于WLP晶圆级封装，作为WLP的承载晶圆。
4）TSV：Z轴电器延伸和互联的作用，主要用于2.5D封装或3D封装，其中2.5DTSV指的是硅转接板Interposer上的TSV，3D TSV指的是贯穿芯片体之中、连接上下层芯片的TSV。
上述技术均是为了缩小封装尺寸、处理不同尺度之间的信息交流、增加芯片与外界交流信息的能力。
图11：先进封装四要素，资料来源：21IC电子网
图12：封装技术和应用领域，资料来源：21IC电子网
图13：Bumping技术发展历程，从锡到铜触点
图14：RDL技术重新布线，将芯片中进出的信号引到不同的地方
图15：Wafer to Wafer混合键合，将两片晶圆贴合
图16：TSV技术，代替从外部打线，在垂直方向上传递信号
三、CoWoS封装——各类最先进封装技术的集成
CoWoS封装：是指以硅基板作为中介层的先进封装技术。
CoWoS（Chip On Wafer On Substrate）是一种2.5维的整合生产技术，先将芯片通过Chip on Wafer（CoW）的封装制程连接至硅晶圆，再把CoW芯片与基板（Substrate）连接，整合成CoWoS。
台积电2012年就开始量产CoWoS，通过这种芯片间共享基板的封装形式可以把多颗芯片封装到一起，平面上的裸芯片通过一种Silicon Interposer互联，达到了封装体积小，功耗低，引脚少的效果
CoWoS 的主要优势是节约空间、增强芯片之间的互联性和降低功耗。由于CoWoS中设计TSV、Interposer等制程较小的结构，因此台积电作为前道工艺晶圆厂在生产CoWoS产品上具有优势。
图17：CoWoS示意图，资料来源：台积电
图18：CoWoS截面图，可以看到RDL、TSV、Bumping
CoWoS-S（传统的CoWoS）：通过在作为中介层的硅基板上形成高密度布线和硅通孔（TSV），可以在硅芯片之间紧密放置并传输高速信号
CoWoS-R（RDL Interposer）：使用重新布线层（RDL）作为中介层。
CoWoS-L（Local Silicon Interconnect and RDL Interposer）：使用小芯片（chiplet）和RDL作为中介层。
————————————
未完待续