$天岳先进(SH688234)$ $半导体ETF(SH512480)$ $小米集团-W(01810)$ #第三代半导体#
没想到外延还挺复杂的，本篇就主要写外延吧，接下来还有续篇，敬请关注~
目 录
四、碳化硅的产业链
04 碳化硅的产业链
前一期讲到碳化硅产业链中的最核心、最基础的衬底（成本占比40%+），接下来再讲讲第二大核心环节外延（成本占比20%+）。
外延
外延工艺在英文中通常被称为 "Epitaxy"。这个词源自希腊语的 "epi"（意为“上面”）和 "taxis"（意为“排列”）。顾名思义，即在某物体的上面整齐排列。外延工艺就是在单晶衬底上沉积一层薄的单晶层。这层新沉积的单晶层被称作外延层。
碳化硅器件与传统硅功率器件制作工艺有非常明显的不同，SiC无法直接在碳化硅单晶材料上制备，需要在单晶衬底上额外生长出高质量的外延材料，并在外延层上制造各类器件。
碳化硅外延晶片是指在碳化硅衬底（经过切磨抛加工）的基础上，经过不同的外延工艺生长出晶格一致、高纯度、低缺陷的特定的一层微米级单晶薄膜，这层新的单晶薄膜称为外延层，后期再在外延层上制备满足宽禁带半导体不同参数要求的器件。
由于采用升华法制备的单晶衬底无法实现对载流子浓度的精密控制，且无法有效降低晶体缺陷，因此需要在碳化硅衬底上生长高质量的外延层方可用于器件制造，外延层可以消除晶体生长和加工时引入的表面或亚表面缺陷，使晶格排列整齐，表面形貌更优。可以说，外延生长是碳化硅器件制作过程中最为关键的一环，外延质量的好坏将会直接影响碳化硅器件的整体性能。
因此，外延生长作为承上启下的重要环节，是产业链的中坚力量。
目前，碳化硅衬底上常见外延可以是与衬底相同的材料或不同材料，区分为碳化硅同质外延和氮化镓异质外延，前者适用于高压性能的功率器件，后者适用于高频性能的射频器件，并进而应用在不同的领域。
01 碳化硅外延生产工艺
目前主要有化学气相淀积（CVD）、分子束外延生长法（MBE）、液相外延法（LPE）、脉冲激光淀积和升华法（PLD）等。其中，CVD法是最为普及的4H-SiC同质外延方法，其优势在于可以有效控制生长过程中气体源流量、反应室温度及压力，改变成膜环境，可以精准控制外延层的厚度、掺杂浓度以及掺杂类型，工艺可控性强，具有可重复性。
❶ 化学气相淀积（CVD）：该工艺通常采用氢气作为载气，在反应腔中加入硅烷（SiH4）和丙烷（C3H8）作为Si源与C源（同理TCS法（CVD法的改进）则是加入HSiCl3三氯甲硅烷作为Si源，该工艺可实现生长速率达到传统的生长速率10倍以上，同时质量也得到更为有效的控制，尤其是对于硅滴的控制），在淀积室发生化学反应后生成碳化硅分子并沉积在碳化硅衬底上。这种工艺可同时实现生长速率大幅提升和质量的有效控制，有利于高质量的碳化硅厚膜外延生长。
❷ 分子束外延生长法（MBE）：在超高真空状态下，进行材料外延技术，下图为分子束外延的核心组成，包括受热的衬底和释放到衬底上的多种元素的分子束。在这个过程中，晶体衬底被加热升温，各种分子束流被发射到衬底表面发生相互作用，最终在衬底上结合成单质或化合物半导体，外延层的厚度可以控制在10E-10m至10E-6m的量级之间，也就是纳米级别的厚度。MBE在超高真空环境下进行，它能够实现极高的层厚和掺杂浓度控制精度，制备出质量极高的SiC外延层。（PS：如果拿生活中的东西来类比，普通外延的厚度相当于豆腐，而分子束外延可以控制在原子层厚度，类似菜市场的千张，通过不同原子层的叠加生长，可以生长出不同厚度的千张。）但是，MBE的缺点在于其生长速率慢，且运行成本相对较高。
❸ 液相外延法（LPE）：以低熔点的金属(如Ga、In等)为溶剂，以待生长材料（如Ga、As、Al等）和掺杂剂（如Zn、Te、Sn等）为溶质，使溶质在溶剂中呈饱和或过饱和状态。通过降温冷却使石墨舟中的溶质从溶剂中析出，在单晶衬底上定向生长一层晶体结构和晶格常数与单晶衬底足够相似的晶体材料，使晶体结构得以延续，实现晶体的外延生长。该技术制备的薄膜与衬底晶格匹配。LPE方法依赖于溶质在溶液中的饱和度来在衬底上形成单晶层。这种方法的优势在于能够在相对较低的温度下生长出具有优良晶格匹配的外延层，减少了因高温而产生的缺陷。但是，LPE的生长速率较慢，对于大规模工业生产而言，效率不高。由于液相外延法生长得到的SiC外延的电学性能并不理想，目前液相外延法主要用于生长4H6H-SiC蓝光二极管的材料。
02 影响外延生长的关键因子
在外延层上设计功率器件时，掺杂浓度、厚度、均匀性是外延生长过程中的关键参数，这些质量指标不仅影响到器件的电流承载能力和击穿电压，还影响到器件的可靠性和寿命。
器件电压越高，对外延厚度和掺杂浓度均匀性要求越高，生产难度越大。在600V低压下，外延厚度需达6um左右；在1200-1700V中压下，外延厚度需达10-15um左右；而在10kV的高压下，外延厚度需达100um以上。
在中、低压应用领域，碳化硅外延的技术相对比较成熟，外延片的厚度和掺杂浓度等参数较优，基本可以满足中低压的SBD、JBS、MOS等器件的需求。而在高压领域外延的技术发展相对比较滞后。也就是说，随着电压的增加，外延厚度也要随之增加，做出高质量外延片的难度也相应增加，掺杂浓度、厚度、缺陷控制都是制备过程中的重点难点。
因此，精确控制外延生长过程中的厚度和掺杂水平，并保持其均匀、一致性是最终实现高性能SiC器件的关键。
03 碳化硅衬底及外延的缺陷
碳化硅晶体生长的过程中会不可避免地产生缺陷、引入杂质，导致衬底材料的质量和性能都不够好。而外延层的生长可以消除衬底中的某些缺陷，使晶格排列整齐。但是，外延生长工艺也不可避免地会形成各种缺陷，控制碳化硅外延缺陷是制备高性能器件的关键，缺陷会对碳化硅功率器件的性能和可靠性有严重影响。
SiC的缺陷通常分为两大类：一是晶片内的晶体缺陷；二是晶片的表面缺陷。基本上很多缺陷都是从衬底中直接复制过来的，所以衬底的质量优劣、加工的工艺水平高低非常关键。碳化硅衬底缺陷较多，主要包括微管缺陷（Micropipe）、多型缺陷、划痕缺陷包裹物缺陷、层错缺陷、贯穿螺型位错（TSD）、贯穿刃型位错（TED）和基平面位错（BPD）等。许多衬底缺陷会随着外延生长延伸到外延层中，部分缺陷会转换成外延缺陷，导致器件性能退化或直接失效。通过外延工艺优化可以有效降低或消除这些外延缺陷，从而改善器件良率。
常见的缺陷如下图所示，TSD和TED基本不影响最终的碳化硅器件的性能，而BPD会引发器件性能的退化。堆垛层错、胡萝卜缺陷、三角形缺陷、掉落物等缺陷，都属于致命性缺陷，一旦出现在器件上，器件就会测试失败，导致良率降低。
❶ 贯穿螺型位错（TSD）：SiC中的位错是电子器件劣化和故障的主要来源。在SiC外延生长过程中，衬底中TSD约98%可以从衬底延伸到外延层的扩展TSD，并产生小的坑状表面特征，其余会转换成堆垛缺陷（Frank SFs）。（非致命性缺陷）
❷ 贯穿刃型位错（TED）：衬底中的TED100%会转化为外延层TED。（非致命性缺陷）
❸ 基平面位错（BPD）：在SiC外延生长过程中，衬底中BPD约95%会转化为TED，少量维持BPD。这一缺陷会影响功率器件的稳定性。因此，不断降低BPD的密度是外延生长技术发展的主要方向之一，当然同时也最好能提高衬底结晶的质量。（重要影响）
❹ 堆垛层错（SFs）：是SiC基底平面中堆垛顺序混乱的缺陷，可能通过继承衬底中的SFs而出现在外延层内部，或者与扩展TSD的变换有关。可以通过提高延长生长速率去除衬底表面亚损伤层。（致命性缺陷）
❺ 三角形缺陷：主要是因为外来颗粒物，或者由于衬底中的TSD位错表面划痕形成，因此主要需要通过改善衬底表面质量来消除。（致命性缺陷）
❻ 胡萝卜缺陷：是一种堆垛层错复合体，其长度表示两端的TSD和SFs在基底平面上的位置，外观类似胡萝卜形状，很容易在抛光划痕、TSD或基材缺陷处形成。（致命性缺陷）
❼ 掉落物缺陷：主要可能是由于反应生长室内壁上掉落在衬底或外延层表面上的黑色不定形碳、SiC小颗粒或其他尘埃，可能会导致器件失效。（致命性缺陷）
未完待续，敬请关注。
VC金水河
新材料产业投资 | 央企产业基金合伙人
版权声明：
本公众号是以个人原创与知识分享为宗旨的学习与交流平台，部分内容为原创，其它内容来自于网络或公众号转载。我对文中观点即使表示赞同，也无法对其内容的准确性、可靠性或者完整性提供任何明示或暗示的保证，请仅作学习参考。我非常尊重作者的成果与奉献，如有侵权，请联系我及时删除。